편집
11,922
번
바뀜
→박재근
===[[박재근]]===
차세대 정보통신 반도체용 고성능 나노 SOI 기술개발
* 박재근 교수는 한양대학교 전자통신컴퓨터 공학부에 재직하고 있으며, 과학기술부 국가지정 연구실(NRL)인 나노 SOI 공정 연구실의 책임 교수로써 차세대 45nm급 이하 나노 응력 C-MOS 전계 트랜지스터에 적용되는 소자 핵심 기반 기술인 고성능 나노 SOI 기술을 개발하였다.
* 이 기술은 차세대 정보통신용 CPU와 MPU를 구성하는 기본 소자 제조 기술로 수백기가 헤르쯔의 동작 속도와 초저전력 특성을 나타내며 테라비트급 메모리 소자의 기본 소자로서 적용될 예정이다.
* 고성능 나노 SOI 기술은 저온 나노 에피 실리콘 성장 기술 및 나노 복합 SiGe층 성장기술, 나노 Cleavage 기술, 무결정 결함 본딩 기술, 나노 표면 처리 기술, 나노 소자 제조 기술 등 5개의 핵심 기술로 이루어져 있으며, 나노 기술인 NT 기술을 통하여 정보 통신 소자인 IT 기술의 융합으로 이루어진 기술이다.
* 이 기술에 의해 개발된 고성능 나노 SOI기술을 적용한 나노 C-MOS 전계 트랜지스터는 기존의 벌크 실리콘 C-MOS 전계 트랜지스터 대비 트랜지스터 동작 속도 20~40% 향상, 전력소비 2~4배 감소, SER(Soft Error Rate) 2~3배 감소 등의 효과가 있어 차세대 정보 통신 반도체 소자에 적용될 필수 기술이다.
* 상기 기술의 우수성은 세계적으로 인정받아 관련 핵심 기술이 국내는 물론 해외에 특허출원(국내:25건, 해외:17건) 및 등록(국내:7건, 해외:8건)되어 그 기술의 실용 가치를 인정받고 있다.
* 특히 이 기술의 기반 기술 중 하나인 슈퍼 실리콘 웨이퍼는 2004년 특허 기술상인 영예로운 “충무공상”을 수상하였으며, 고성능 나노 SOI 기술은 국내 실리콘 웨이퍼 업체에 기술 이전하여 이 기술로 제조된 웨이퍼는 미국 IBM에 공급되어 디바이스 인증 평가 중에 있다. 또한 이 기술은 차세대 플렉스블 실리콘 디스플레이 개발에 필요한 핵심기술로써 꾸준한 연구를 지속하고 있다.
* 박재근 교수는 이와 같이 국내 반도체 업체의 지속적인 메모리 산업의 세계적 우위 유지와 정보통신 소자 기술의 향상을 위한 연구개발에 혼신을 다하고 있으며 “한국의 미래를 열어갈 100인” 중 “응용기술분야 6인”에 선정되기도 하였다.
===[[정제창]]===
===[[이철훈]]===